

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

14574452

5 Basic Patent (No,Kind,Date): CA 2249592 AA 19980730 <No. of Patents: 012>

ACTIVE MATRIX ELECTROLUMINESCENT DISPLAY DEVICE AND A DRIVING METHOD

THEREOF DISPOSITIF D'AFFICHAGE ELECTROLUMINESCENT A MATRICE ACTIVE ET

PROCEDE D'ATTAQUE CORRESPONDANT (English; French)

Patent Assignee: CASIO COMPUTER CO LTD (JP)

10 Author (Inventor): YAMADA HIROYASU (JP); SHIOYA MASAHARU (JP)

IPC: *G09G-003/30; G09G-003/32; G09F-009/33

Language of Document: English

Patent Family:

| | Patent No | Kind | Date | Applic No | Kind | Date | |
|----|-------------|------|----------|-------------|------|----------|---------|
| 15 | CA 2249592 | AA | 19980730 | CA 2249592 | A | 19980127 | (BASIC) |
| | CA 2249592 | C | 20020521 | CA 2249592 | A | 19980127 | |
| | CN 1216135 | A | 19990505 | CN 98800067 | A | 19980127 | |
| | CN 1216135 | T | 19990505 | CN 98800067 | A | 19980127 | |
| | EP 906609 | A1 | 19990407 | EP 98900761 | A | 19980127 | |
| 20 | JP 10214060 | A2 | 19980811 | JP 9727323 | A | 19970128 | |
| | JP 10232649 | A2 | 19980902 | JP 9752543 | A | 19970221 | |
| | JP 10319909 | A2 | 19981204 | JP 97148719 | A | 19970522 | |
| | JP 10333641 | A2 | 19981218 | JP 97154320 | A | 19970529 | |
| | US 5990629 | A | 19991123 | US 13708 | A | 19980126 | |
| 25 | WO 9833165 | A1 | 19980730 | WO 98JP327 | A | 19980127 | |
| | TW 441136 | B | 20010616 | TW 87101059 | A | 19980126 | |

Priority Data (No,Kind,Date):

JP 9727323 A 19970128

JP 9752543 A 19970221

30 JP 97148719 A 19970522

JP 97154320 A 19970529

WO 98JP327 W 19980127

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

05930960 **Image available**

5 ELECTRIC FIELD LIGHT EMISSION DISPLAY DEVICE AND ITS DRIVING METHOD

PUB. NO.: 10-214060 [JP 10214060 A]

PUBLISHED: August 11, 1998 (19980811)

INVENTOR(s): YAMADA HIROYASU

10 SHIOTANI MASA HARU

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or
Corporation), JP (Japan)

APPL. NO.: 09-027323 [JP 9727323]

FILED: January 28, 1997 (19970128)

15 INTL CLASS: [6] G09G-003/30; H05B-033/08

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 43.4 (ELECTRIC POWER --
Applications)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors)

20 ABSTRACT

PROBLEM TO BE SOLVED: To provide the driving method for the electric field
light emission display device which can make a gradational display with
controllability and be driven with low power consumption.

SOLUTION: One frame period of the electric field light emission device

25 which has electric field light emission elements arranged in matrix and
selection transistors and driving transistors of the electric field light
emission elements connected is divided into eight subframes 1 to 8. Those
subframes are so set that they consist of different display discharge times

Ton by the respective subframes 1 to 8 and an address period Tadd of the
30 same time among all the subframes 1 to 8. Consequently, total light
emission times by pixels can be made different according to whether pixels
are selected in the eight subframes 1 to 8, thereby enabling gradational
representation.

【特許請求の範囲】

【請求項 1】 それぞれ一対の電極を有し、電圧の印加に応じて発光する複数の電界発光素子と、前記各電界発光素子の前記一対の電極の一方のそれぞれに接続され、各アドレス期間に、接地電圧或いは一定電圧値の駆動電圧のいずれか一方を、前記各アドレス期間に対応した各発光設定期間に発光すべき電界発光素子に、出力する複数の第 1 スイッチング回路と、前記各電界発光素子の前記一対の電極の他方のそれぞれに接続され、前記各発光設定期間に、前記接地電圧或いは前記駆動電圧の他方を、前記全電界発光素子に出力する第 2 スイッチング回路と、を具備することを特徴とする電界発光表示装置。

【請求項 2】 前記電界発光素子はマトリクス状に配列され、1 フレーム期間は、前記複数のアドレス期間と、各アドレス期間にそれぞれ対応し且つ互いに異なる長さの時間である複数の発光設定期間と、からなることを特徴とする請求項 1 記載の電界発光表示装置。

【請求項 3】 前記第 1 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が接地或いは前記駆動電圧のいずれか一方を出力する駆動電源に接続された駆動トランジスタと、を備えることを特徴とする請求項 1 または請求項 2 に記載の電界発光表示装置。

【請求項 4】 前記走査電圧および前記信号電圧は、それぞれの特性に応じたオン／オフの 2 値信号であることを特徴とする請求項 3 記載の電界発光表示装置。

【請求項 5】 前記第 2 スイッチング回路には、オン／オフの 2 値信号が入力されることを特徴とする請求項 1 ～請求項 4 のいずれかに記載の電界発光表示装置。

【請求項 6】 前記各発光設定期間の時間の長さの比率は、それぞれ 2 の n 乗 (n は 0 以上の整数) のいずれかであることを特徴とする請求項 1 ～請求項 5 のいずれかに記載の電界発光表示装置。

【請求項 7】 電圧の印加に応じて発光する複数の電界発光素子を有する電界発光表示装置の駆動方法において、

1 フレーム期間が、それぞれ任意の前記電界発光素子を選択する、複数のアドレス期間を備え、且つそれぞれの前記アドレス期間の後に、当該アドレス期間で選択された前記電界発光素子に駆動電圧を供給する、互いに異なる長さの時間に設定された駆動電圧供給期間を備えることを特徴とする電界発光表示装置の駆動方法。

【請求項 8】 前記複数の電界発光素子は、それぞれ一対の電極を有し、前記複数の電界発光素子の前記一対の電極の一方はそれぞれに対応した複数の第 1 スイッチ

ング回路に接続され、前記複数の電界発光素子の前記一対の電極の他方はそれぞれ第 2 スイッチング回路に接続され、前記第 1 スイッチング回路は、前記各アドレス期間毎に前記電界発光素子を選択して接地電圧或いは一定電圧値の駆動電圧のいずれか一方を出力し、前記第 2 スイッチング回路は、前記各アドレス期間に応じて選択された電界発光素子を前記各アドレス期間に対応する前記駆動電圧供給期間に前記接地電圧或いは前記駆動電圧のいずれか他方を出力することを特徴とする請求項 7 に記載の電界発光表示装置の駆動方法。

【請求項 9】 前記第 1 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され、信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、ドレイン電極が前記電界発光素子に接続され、ソース電極が前記接地電圧或いは前記駆動電圧の一方を入力する駆動トランジスタと、を備えることを特徴とする請求項 8 記載の電界発光表示装置の駆動方法。

【請求項 1 0】 前記走査電圧、前記信号電圧および前記第 2 スイッチング回路は、それぞれの特性に応じたオン／オフの 2 値信号が入力されることを特徴とする請求項 9 記載の電界発光表示装置の駆動方法。

【請求項 1 1】 前記電界発光素子はマトリクス状に配列され、前記 1 フレーム期間は、前記アドレス期間と駆動電圧供給期間とが交互に設定されることを特徴とする請求項 7 ～請求項 1 0 のいずれかに記載の電界発光表示装置の駆動方法。

【請求項 1 2】 前記各駆動電圧供給期間の時間の長さの比率は、それぞれ 2 の n 乗 (n は 0 以上の整数) のいずれかであることを特徴とする請求項 7 ～請求項 1 1 のいずれかに記載の電界発光表示装置の駆動方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】 この発明は電界発光表示装置およびその駆動方法に関し、さらに詳しくは、エレクトロルミネッセンス発光を行う表示装置の駆動方法に関する。

【0 0 0 2】

【従来の技術】 従来、図 1 0 に示すような、1 画素に 2 つの薄膜トランジスタ（以下、T F T という）を備えた構造の有機 E L ディスプレイ（電界発光表示装置）がある。この有機 E L ディスプレイにおいては、同図に示すように、有機 E L 素子 1 と直列に繋がる駆動 T F T 2 のチャネル抵抗を、そのゲートバイアスを選択 T F T 3 が書き込むことで階調表示させていた。ここで、選択 T F T 3 が走査ライン X_m で選択されると、書き込む信号が信号ライン Y_n から供給されるようになっている。図 1 1 は、このように書き込まれた駆動 T F T 2 の、ゲート電圧 (V_g) とチャネル抵抗との関係、所謂電界効果ト

10

20

30

40

50

ランジスタ (FET) の静特性を示すグラフである。図 12 は、1 画素における有機 EL 素子 1 と電圧制御手段 Vc と全画素共通 EL 電源 4 との関係を示す等価回路図である。この電圧制御手段 Vc は、選択トランジスタ 3 と駆動トランジスタ 2 とから構成されている。

【0003】

【発明が解決しようとする課題】上記した従来の 1 画素 2 セル TFT 構造の有機 EL ディスプレイでは、駆動 TFT 2 のゲートバイアスの変化によってチャネルに流れる電流を変えることにより、画素 EL の発光輝度を変化させることで階調を表現している。このため、たとえば 256 階調を実現しようすると、パネル内の各画素の駆動 TFT 2 の線形領域での特性バラツキが 256 階調の制御に要求される範囲内になければならず、そのような均一な特性の TFT パネルの製造は実現が困難であるという問題がある。

【0004】この発明が解決しようとする課題は、制御性のよい階調表示が行えと共に、低消費電力動作が可能な電界発光表示装置の駆動方法を得るにはどのような手段を講じればよいかという点にある。

【0005】

【課題を解決するための手段】請求項 1 記載の発明は、電界発光表示装置であって、それぞれ一対の電極を有し、電圧の印加に応じて発光する複数の電界発光素子と、前記各電界発光素子の前記一対の電極の一方のそれぞれに接続され、各アドレス期間に、接地電圧或いは一定電圧値の駆動電圧のいずれか一方を、前記各アドレス期間に対応した各発光設定期間に発光すべき電界発光素子に、出力する複数の第 1 スイッチング回路と、前記各電界発光素子の前記一対の電極の他方のそれぞれに接続され、前記各発光設定期間に、前記接地電圧或いは前記駆動電圧の他方を、前記全電界発光素子に出力する第 2 スイッチング回路と、を具備することを特徴としている。

【0006】請求項 1 記載の発明では、各発光設定期間に発光すべき電界発光素子を予め選択して、対応する各アドレス期間に接地電圧或いは一定電圧値の駆動電圧の一方を印加しているので、各発光設定期間に全電界発光素子の一対の電極の他方に接地電圧或いは駆動電圧の他方を印加すれば、選択された電界発光素子のみが各発光設定期間に発光することができる。したがって、複数の発光設定期間中に選択的に電界発光素子を発光することにより、言い換えれば、選択された発光設定期間の総時間に応じて、各電界発光素子の見かけ上の発光輝度を制御することができる。

【0007】請求項 2 記載の発明は、前記電界発光素子はマトリクス状に配列され、1 フレーム期間は、前記複数のアドレス期間と、各アドレス期間にそれぞれ対応し且つ互いに異なる長さの時間である複数の発光設定期間と、からなることを特徴としている。請求項 2 記載の発

明では、各発光設定期間の時間の長さが互いに異なるので、階調に応じた発光設定期間を選択すれば一定電圧値の駆動電圧にもかかわらず、それぞれの画素が 1 フレーム期間に少ない選択数で多くの輝度階調数の発光を実現することができる。

【0008】請求項 3 記載の発明は、前記第 1 スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が接地或いは前記駆動電圧のいずれか一方を出力する駆動電源に接続された駆動トランジスタと、を備えることを特徴としている。請求項 3 記載の発明では、アドレス期間に選択された電界発光素子に、発光設定期間中に容易に接地電圧或いは一定電圧値の駆動電圧の一方を印加できるようチャージできる。

【0009】請求項 4 記載の発明は、前記走査電圧および前記信号電圧は、それぞれの特性に応じたオン/オフの 2 値信号であることを特徴としている。また、請求項 5 記載の発明は、前記第 2 スイッチング回路には、オン/オフの 2 値信号が入力されることを特徴としている。

【0010】請求項 4 および請求項 5 記載の発明では、走査電圧、信号電圧および第 2 スイッチング回路がオン/オフの 2 値信号で制御できるので、選択トランジスタ、駆動トランジスタ、第 2 スイッチング回路の V-I 特性に多少のばらつきがあっても、飽和電流領域の電圧を印加すれば、良好に輝度階調を制御することができる。

【0011】請求項 6 記載の発明は、前記各発光設定期間の時間の長さの比率は、それぞれ 2 の n 乗 (n は 0 以上の整数) のいずれかであることを特徴としている。

【0012】請求項 7 記載の発明は、電圧の印加に応じて発光する複数の電界発光素子を有する電界発光表示装置の駆動方法において、1 フレーム期間が、それぞれ任意の前記電界発光素子を選択する、複数のアドレス期間を備え、且つそれぞれの前記アドレス期間の後に、当該アドレス期間で選択された前記電界発光素子に駆動電圧を供給する、互いに異なる長さの時間に設定された駆動電圧供給期間を備えることを特徴としている。

【0013】請求項 7 記載の発明では、各アドレス期間に、次の駆動電圧供給期間に発光すべき電界発光素子を予め選択して、駆動電圧供給期間に発光させるが、各駆動電圧供給期間の時間の長さが互いに異なるので、それぞれの画素が、階調に応じた駆動電圧供給期間を選択すれば一定電圧値の駆動電圧にもかかわらず、1 フレーム期間に少ない選択で多くの輝度階調数の発光を実現することができる。

【0014】

【発明の実施の形態】以下、この発明に係る電界発光表

示装置の駆動方法の詳細を図面に示す実施形態に基づいて説明する。なお、駆動方法の説明に先駆けて、電界発光表示装置の構成について説明する。図 1 は本実施形態に係る電界発光表示装置の駆動回路図である。同図に示すように、電界発光素子としての有機 EL 素子 101 が、X-Yマトリクス状に配置されたそれぞれの画素領域に形成されている。これらの画素領域は、複数の走査ライン X と複数の信号ライン Y とがそれぞれ交差する部分に形成されている。1つの画素領域には、走査ライン X および信号ライン Y に接続された選択トランジスタ Q₁ と、この選択トランジスタ Q₁ にゲートが接続された駆動トランジスタ Q₂ とが設けられている。この駆動トランジスタ Q₂ は、有機 EL 素子 101 の一方の電極に接続されている。そして、選択トランジスタ Q₁ が選択され、且つ信号ライン Y より駆動信号が出力されると駆動トランジスタ Q₂ がオン状態になるように設定されている。この駆動信号は、ON/OFF の 2 値信号である。なお、駆動トランジスタ Q₂ は、オフ状態では有機 EL 素子 101 に比べて充分高抵抗で、オン状態では有機 EL 素子 101 に比べて無視できるほど充分低抵抗となるようにその特性が設定されている。

【0015】図 2 は、この電界発光表示装置の 1 画素部分の等価回路図である。同図に示すスイッチ S₁ は有機 EL 素子 101 の一方の電極に接続されており、このスイッチ S₁ の閉じている状態で、有機 EL 素子 101 の発光が可能となる。また、スイッチ S₂ は、有機 EL 素子 101 の他方の電極側に接続されており、全画素に共通に用いられるとともに、後記するサブフレーム期間内の発光時間に従って全画素を同時にオン/オフし得るようになっている。なお、図 2 中 P_s は一定電圧に固定された駆動電源を示している。

【0016】ここで、本実施形態における電界発光表示装置の更に具体的な構成を、図 3 および図 4 を用いて説明する。図 3 は、本実施形態における電界発光表示装置の 1 画素部分を示す平面図である。図 4 は、図 3 の A-A 断面図である。図中 100 は電界発光表示装置を示している。

【0017】本実施形態の電界発光表示装置 100 は、ガラス或いは樹脂フィルムからなる基板 102 の上に例えばアルミニウム (Al) でなるゲート金属膜がパターンニングされてなる、所定方向 (X 方向) に沿って平行かつ等間隔をなす複数の走査ライン 103 と、この走査ライン 103 に一体的な、選択トランジスタ Q₁ のゲート電極 103A と、駆動トランジスタ Q₂ のゲート電極 103B と、が形成されている。なお、これらゲート電極 103A、103B および走査ライン 103 の表面には、陽極酸化膜 104 が形成されている。また、これら走査ライン 103、ゲート電極 103A、103B および基板 102 の上には、窒化シリコンでなるゲート絶縁膜 105 が形成されている。さらに、ゲート電極 103

A、103B の上方のゲート絶縁膜 105A、105B の上には、アモルファスシリコン (a-Si) でなる半導体層 106A、106B がパターン形成されている。また、それぞれの半導体層 106A、106B の中央には、チャネル幅方向に沿って形成されたブロッキング層 107A、107B が形成されている。そして、半導体層 106A の上には、ブロッキング層 107A 上でソース側とドレイン側とに分離されたオーミック層 108A、108A が形成されている。さらに、選択トランジスタ Q₁ においては、ドレイン側のオーミック層 108A に積層されて接続する信号ライン 109A と、ソース側のオーミック層 108A に積層されて接続するソース電極 109B とが形成されている。このソース電極 109B は、図 3 に示すように、駆動トランジスタ Q₂ のゲート電極 103B に対して、ゲート絶縁膜 105 に開口したコンタクトホール 110 を介して接続されている。駆動トランジスタ Q₂ においては、ソース側のオーミック層 108B に積層されて接続する GND 線 111 と、一端がドレイン側のオーミック層 108B に積層されて接続し、且つ他端が有機 EL 素子 101 の後記するカソード電極 114 に接続するドレイン電極 112 が形成されている。これら選択トランジスタ Q₁ と駆動トランジスタ Q₂ は、図 2 に示したスイッチ S₁ を構成している。また、ゲート電極 103B とゲート絶縁膜 105 と GND 線とでキャパシタ C_{p1} が構成される。

【0018】次に、有機 EL 素子 101 の構成を説明する。まず、上記した選択トランジスタ Q₁、駆動トランジスタ Q₂ およびゲート絶縁膜 105 の上に、電界発光表示装置 100 の発光表示領域全域に互って、層間絶縁膜 113 が堆積されている。そして、上記した駆動トランジスタ Q₂ のドレイン電極 112 の端部上の層間絶縁膜 113 にコンタクトホール 113A が形成されている。なお、本実施形態では、駆動トランジスタ Q₂ のドレイン電極 112 の端部は、1 画素領域の略中央に位置するように設定されている。そして、層間絶縁膜 113 の上に、例えば MgIn でなるカソード電極 114 が略 1 画素領域全域に互って矩形状に形成されている。すなわち、カソード電極 114 は、相隣接する信号ライン 109A、109A と相隣接する走査ライン 103、103 とで囲まれる領域 (1 画素領域) を略覆うように形成されている。このため、選択トランジスタ Q₁ と駆動トランジスタ Q₂ とは、カソード電極 114 で全面的に覆われている。

【0019】さらに、図 4 に示すように、各画素毎にパターン形成されたカソード電極 114、および層間絶縁膜 113 の上に、有機 EL 層 115 が発光表示領域全域に互って形成されている。さらに、有機 EL 層 115 の上には、透明な ITO でなるアノード電極 116 が全有機 EL 素子 101 の発光表示領域全域に互って形成されている。また、各有機 EL 素子 101 のアノード電極 1

16は、スイッチS2を介して駆動電圧Vddを供給する駆動電源Psに接続されている。

【0020】ここで、上記した構成の電界発光表示装置100の作用について説明する。本実施形態においては、カソード電極114が、相隣接する信号ライン109A、109Aと相隣接する走査ライン103、103とで囲まれる領域（1画素領域）を略覆うように形成されているため、有機EL素子101は1画素領域の略全域に互って発光を行うことができる。また、カソード電極114が光反射性を有するMgInで形成されているため、カソード電極114とアノード電極116との間に駆動電圧が印加された場合に、有機EL層115で発生した表示光は、下方（ガラス基板102側）に漏れることなくアノード電極116側に出射される。このため、選択トランジスタQ₁および駆動トランジスタQ₂の半導体層106A、106Bへ不要に光が入射するのを防止することができ、各トランジスタの光起電力による誤動作が生じるのを回避することができる。また、表示光は、透明なアノード電極116側から出射されるため、ガラス基板102などにより光吸収されることがなく、輝度の高い状態で出射される。

【0021】次に、本実施形態の電界発光表示装置100の駆動回路系を説明する。図2の等価回路図が示すように、有機EL素子101とスイッチS₁、S₂と駆動電源Psとから1画素部分のEL表示回路が構成されている。また、上記したように、スイッチS₁は、選択トランジスタQ₁と駆動トランジスタQ₂とから構成され、有機EL素子101に選択的に接地電位を供給（出力）することができる。有機EL素子101においては、アノード電極側に正極性の一定電圧値の駆動電圧Vddを供給する駆動電源Psが接続され、そのカソード電極側にスイッチS₁が接続され、スイッチS₁を構成する駆動トランジスタQ₂のソース電極側はGND線111を介して接地されている。

【0022】以下、本実施形態の電界発光表示装置100の駆動方法について説明する。まず、本実施形態は、電界発光表示装置100における走査ライン103の本数を例えば480本、信号ライン109Aの本数を例えば640本に設定する。そして、本実施形態では、図5に示すような階調表示方式を用いる。同図に示すように、1フレーム期間（1枚の表示を描く期間）が16.6ms固定であるとして、1フレーム期間を8つのサブフレーム期間（サブフレーム1～8）に分割する。各サブフレーム期間は、アドレス書き込みを行うためのアドレス期間Taddとアドレス期間に対応した駆動電圧供給期間Ton1～8とからなる。この駆動電圧供給期間Tonの比率は、Ton1を1（=2⁰）とすると、Ton2は2（=2¹）、Ton3は4（=2²）、Ton4は8（=2³）、Ton5は16（=2⁴）、Ton6は32（=2⁵）、Ton7は64（=2⁶）、Ton8は

128（=2⁷）となる。このような駆動電圧供給期間において、1の駆動電圧供給期間で1という輝度を表示するとすると、サブフレーム1のみを点灯することで1の輝度が得られる。輝度2のときはサブフレーム2のみを、輝度3のときはサブフレーム1とサブフレーム2を、4のときはサブフレーム3のみを点灯するというように、以下同様にして組み合わせにより合計256（=2⁸）の階調を表示することが可能となる。

【0023】各サブフレームにおいては、アドレス期間Taddにアドレス書き込みが終了した後に駆動電圧供給期間Tonの間アドレス選択された画素を同時に点灯させる。その次のサブフレームではアドレス期間Tadd中にアドレス書き換えを行って駆動電圧供給期間Tonにアドレス選択された画素を同時に点灯させる。このようにサブフレーム1からサブフレーム8まで1フレーム期間内に行う。アドレス選択のタイミングは、図2に示したスイッチS₁で制御し、駆動電圧供給時間はスイッチS₂のオン時間で制御することができる。すなわち、1つのサブフレーム期間内において、走査ラインと信号ラインとの線順次走査により、このサブフレーム特有の表示放電期間に点灯すべき画素の選択トランジスタQ₁がオン状態となる。そして、選択トランジスタQ₁がオンになると信号ラインから選択トランジスタQ₁を介して駆動トランジスタQ₂のゲート電極への書き込みが行われ、アドレス期間Tadd内においては駆動トランジスタQ₂にチャネルが形成された状態が保持される。このアドレス期間で点灯すべき画素がすべて選択された後、すなわちアドレス期間Tadd終了後の駆動電圧供給期間Tonまで選択状態が保持される。駆動電圧供給期間Ton中には、アノード電極116に接続された駆動電源PsがスイッチS₂でオンされる。この駆動電圧供給期間は、上記したようにそれぞれのサブフレームでその長さが設定されている。ここで、1フレーム期間中の全アドレス期間Taddの時間の長ささと駆動電圧供給期間Ton1～Ton8の時間の長さを等しくすると、各アドレス期間Taddは、1.04ms程度となり、各走査ラインX₁～X₄₈₀の1駆動電圧供給期間で選択される時間は、2.2μs程度となる。

【0024】次に、本実施形態の駆動方法で階調表示が行える原理を図6を用いて説明する。この図は、簡略化するために、1フレーム期間を3つのサブフレームに分割した例であり、サブフレーム1の駆動電圧供給期間（発光時間）は1（=2⁰）、サブフレーム2の駆動電圧供給期間は2（=2¹）、サブフレーム3の駆動電圧供給期間は4（=2²）とした。図6は、網状の斜線を付した部分の画素13、22、24、31、35、42、44、53の輝度が高くなるように表示された例を示している。具体的には、サブフレーム1で全画素が選択されて輝度1の発光を行ったとすると、サブフレーム2、3では線順次走査により画素13、22、24、3

1、35、42、44、53のみが選択され、輝度2と輝度4が加算されたと設定する。このため、3つのサブフレームが終了した（1フレーム期間が終了した）状態では、画素13、22、24、31、35、42、44、53が輝度7となり、他の画素が輝度1であるのと比較して高輝度となる。このように、1フレーム期間を複数のサブフレームに分割することにより、アドレス期間合計と駆動電圧供給期間合計との比を変えることができるため、電界発光表示装置100の階調表示が可能となる。また、図7に示す有機EL素子の電圧-輝度-効率特性で最も効率の良い電圧値を発光駆動に用いるように設定すれば、低消費電力で発光駆動させることができる。このような原理は、1フレーム期間を8つのサブフレームに分割した場合での同様に適用できるものであり、256階調の表現も可能となる。

【0025】上記したように、本実施形態によれば、一定の駆動電圧V_{dd}のスイッチングをオン/オフの2値信号で制御するスイッチS₂を用い、且つ選択トランジスタQ₁と駆動トランジスタQ₂にもオン/オフの2値信号をいずれかを選択的に出力するため、図10のソース・ドレイン間電圧V_{SD}をソース・ドレイン間電流が飽和電流になる範囲に設定するので、各トランジスタの電圧V_{SD}の1V～5V間でのV-I特性に多少のばらつきがあっても、良好に輝度階調を制御することができ、安定した階調制御を行うことが可能となる。特に、1つの有機EL素子に対し選択トランジスタQ₁、駆動トランジスタQ₂、スイッチS₂の3つのスイッチング素子が構成している場合、それぞれのわずかな電気的特性のずれが相乗され、1つの画素として大きく輝度階調がずれてしまいます恐れがあるが、選択トランジスタQ₁や駆動トランジスタQ₂およびスイッチS₂は、飽和電流領域での電圧値を用いオン/オフ制御を行うだけであるため、特性に多少のバラツキがあった場合でもその影響を受けにくいという利点がある。また、有機EL素子101にとって発光効率のよい電圧値を駆動電圧として設定できるため、低消費電力化を達成することができる。

【0026】以上、本実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の設計変更が可能である。例えば、上記した実施形態においては、サブフレーム期間におけるアドレス期間内でアドレス選択状態を保持するために、選択トランジスタQ₁と駆動トランジスタQ₂とを備えた構成としたが、図8の1画素等価回路で示するような構成としてもアドレス選択状態を保持することができる。同図においてQ₃は選択トランジスタ、Q₄は駆動トランジスタ、C_{p2}は容量を示している。なお、この駆動トランジスタQ₄は別途容量C_{p2}が接続されているため、EEPROM機能を有しないTFTを用いることができる。駆動トランジスタQ₄のソース・ドレインの一方が各有機EL素子101の各カソード電極に接続され、他方がス

イッチS₂を介して負電位V_{dd'}を供給する直流電源P_{s'}に接続されている。有機EL素子101は、発光表示領域全域に互って形成されたアノード電極が接地され構造であり、駆動トランジスタQ₄が選択され、スイッチS₂がオンすると発光する。また、上記した実施形態においては、電界発光素子として直流電界で発光できる有機EL素子101に特に有効であるが、無機EL素子やその他の電界発光素子を適用することも勿論可能である。本実施形態では、有機EL素子の発光層は電荷輸送性の異なる2層以上の有機層から構成されてもよく、アノード電極116上に酸素および水の侵入を防止する封止層を設けてもよい。また、基板102側からアノード電極116、有機EL層115、カソード電極114の順に積層した構造としてもよい。

【0027】なお、本実施形態では、1フレーム期間中の全アドレス期間T_{add}の時間の長ささと駆動電圧供給期間T_{on1}～T_{on8}の時間の長さを等しくしたが、選択トランジスタQ₁、Q₃、駆動トランジスタQ₂、Q₄の特性に応じて、アドレス期間T_{add}、駆動電圧供給期間T_{on}の一方を長くしたり、他方を短くしたりしてもよい。また、各駆動電圧供給期間T_{on}は短い順（T_{on1}、T_{on2}、…、T_{on8}）に印加されるがこれに限らず、長い順（T_{on8}、T_{on7}、…、T_{on1}）でのよく、或いはT_{on8}、T_{on1}、T_{on5}、T_{on4}、T_{on7}、T_{on2}、T_{on6}、T_{on3}の順のように時間の長さの順番通りでなくてもよい。また、駆動電源P_sが供給する駆動電圧V_{dd}は、直流電圧での交流でのでもよい。さらに、階調数は256階調に限らず、複数の階調であれば256階調より多くても少なくともよい。

【0028】本実施形態では、選択トランジスタQ₁と駆動トランジスタQ₂とからなるスイッチS₁がGND線111に接続され、駆動電圧供給期間TにオンするスイッチS₂が駆動電源P_sに接続されているが、図9に示すように、有機EL素子101のアノード電極側のスイッチS₂を駆動電源P_sを介さずに直接接地させ、有機EL素子101のカソード電極側のスイッチS₁の駆動トランジスタQ₂をGND線111の代わりに負極性の一定値の駆動電圧V_{dd'}を供給する駆動電源P_{s'}に接続させてもよい。この場合であっても、走査ラインX、信号ラインYに、それぞれ2値信号のいずれかを出力し、有機EL素子101のアノード電極に接続されたスイッチS₂を2値信号でオン、オフ制御することができる。すなわち、アドレス期間T_{add}には、選択された有機EL素子101のカソード電極側に駆動電圧V_{dd'}が供給され、駆動電圧供給期間T_{on}に全スイッチS₂がオンされ、有機EL素子101のアノード電極が接地され発光する。

【0029】さらに、本実施形態では、有機EL素子101をスイッチS₁の上方に形成したが、スイッチS₁と

同一平面上に形成してもよい。なお、この場合は、基板 102 側からアノード電極 116、有機 EL 層 115、カソード電極 114 の順に積層して形成すれば、仕事関数の低く酸化されやすい材料からなるカソード電極 114 をアノード電極 116、有機 EL 層 115 の形成工程により劣化させることがない。

【0030】

【発明の効果】以上の説明から明かなように、この発明によれば、電界発光表示装置を制御性よく階調表示できる共に、低消費電力動作を可能にするという効果を奏する。

【図面の簡単な説明】

【図 1】本発明の実施形態に係る電界発光表示装置の駆動回路図。

【図 2】本実施形態における電界発光表示装置の 1 画素部分の等価回路図。

【図 3】本実施形態における電界発光表示装置の平面図。

【図 4】図 3 の A-A 断面図。

【図 5】本実施形態の駆動方法示す説明図。

【図 6】1 フレーム期間を 3 サブフレームに分割した場合の階調表示原理を説明する説明図。

【図 7】本実施形態における有機 EL 素子の電圧-輝度-効率特性を示すグラフ。

【図 8】本発明を適用し得る電界発光表示装置の 1 画素部分を示す等価回路図。

【図 9】本発明の他の実施形態に電界発光表示装置の駆動回路図。

【図 10】従来の電界発光表示装置の 1 画素部分を示す等価回路図。

【図 11】従来の電界発光表示装置における駆動 TFT の、ゲート電圧 (V_g) とチャネル抵抗との関係を示すグラフ。

【図 12】従来の電界発光表示装置の 1 画素における有機 EL 素子 1 と電圧制御手段 V_c と全画素共通 EL 電源 4 との関係を示す等価回路図。

【符号の説明】

100 電界発光表示装置

101 有機 EL 素子

103 走査ライン


109A 信号ライン

Q_1 選択トランジスタ


Q_2 駆動トランジスタ

S_2 スイッチ


【図 1】




【図 12】




【図 2】




【図 8】




【図3】




【図4】




【図5】




【図10】




【図 6】



【図 11】



【図 7】



Scanned 12/13/2004

